上海天数智芯半导体有限公司2021校园招聘信息
1楼
- yipaizixun
- 2021/9/17 2:09:56
上海天数智芯半导体有限公司（简称“天数智芯”）于2018年正式启动7纳米通用并行（GPGPU）云端计算芯片设计，是中国第一家GPGPU云端芯片及超级算力系统提供商。
公司以“成为智能社会的赋能者”为使命，致力于开发云端服务器级的通用高性能计算芯片，以客户、市场为导向，瞄准以云计算、人工智能、数字化转型为代表的数据驱动技术市场，解决核心算力瓶颈问题，为全产业打造高端算力解决方案。天数智芯立足国内市场，重点打造自主可控、国际领先的通用、标准、高性能通用并行GPGPU云端计算芯片，从芯片端解决算力问题；并推出面向5G应用需求的云端推理芯片，兼容主流GPGPU生态，推进国产化生态建设。为支持我国高性能计算应用的可持续发展持续发力，以更可信、更高效、更经济的方式帮助各行业实现算力升级。
招聘职位：
软件工程师（南京）
工作内容：
在资深工程师的带领下，负责完成软件栈整体功能中不同功能的研发，包括：人工智能应用、人工智能框架、性能采样与分析、并行算法加速库、设备驱动程序、编译器以及各种SDK工具。
任职资格：
1.计算机相关或电子工程专业；
2.熟悉C/C++或Python编程，了解Shell脚本编程；
3.优秀的软件开发能力以及问题分析能力；
优秀的学习能力和强烈的学习意愿；
良好的沟通能力和团队合作精神。
具备以下一项或多项能力、有相关经验者优先：
1.熟悉操作Linux系统，有设备驱动开发经验；
2.熟悉人工智能相关算法，熟悉Tensorflow或者Pytorch等主流AI框架的应用，了解各种人工智能框架的内部实现；
3.熟悉BLAS，DNN，Sparse等算法的具体实现，具备CUDA编程基础；
4.熟悉Linux环境下的各种性能分析工具；
5.熟悉编译理论，擅长编译器开发，了解针对并行架构的编译优化；
6.有工具开发以及UI相关的实践经验，了解软件工程、开发周期等相关理念，具备系统基础架构开发维护经验。
芯片SOC集成工程师(FEINT)
工作描述:
1.参与芯片的顶层集成工作，以及芯片模块的实现规划；
2.完成芯片各模块的RTL/Netlist验收和质量检查（LINT，CDC，RDC，LEC等）；
3.为各功能模块提供最优化的SRAM配置方案（PPA）；
4.参与芯片时序约束文件（SDC）的制定、验证及验收；分析和解决实现的各阶段中的时序问题；
5.完成芯片各模块的综合实现工作（Synthesis），同设计部门/功耗部门/DFT部门/后端部门工程师合作实现性能、功耗、面积（PPA）的最优化方案；
6.参与芯片顶层和各模块的电源规划，完成电源实现约束文件（UPF）的制定及实现的验收。
职位要求：
1.电子工程、计算机工程等相关专业硕士研究生及以上学历；
2.有Verilog/system Verilog的RTL设计或验证经验，熟悉芯片设计的前端流程；
3.熟悉常用的EDA实现工具，Verdi、VCS、DesignCompiler、ICC2、Innovus、PrimeTime、PrimePower、Formality、Spyglass等；
4.具备良好的脚本能力，熟悉python、perl、tcl等；
5.具备良好的团队协作能力和沟通能力，工作积极进取；
6.熟悉CPU/GPU/DSP/PCIE/DRAM等IP优先。
芯片低功耗设计工程师
工作描述:
1.利用功耗分析工具分析芯片设计流程中的功耗预估和功耗优化；
2.在芯片各个设计阶段，配合硬件软件团队，分析典型测试用例的时间-功耗曲线，找出功耗、DIDT的峰值；
3.评估功耗分析工具的新功能，并将其开发至自动化流程中，提高功耗分析精度，运行时间等性能；
4.从功耗角度，与验证硬件架构、设计团队，后端团队/软件团队一起合作实现各种低功耗功能，检查和监视每轮回归测试的预估功耗。
职位要求:
1.电子工程、计算机工程或相关专业；
2.理解ASIC设计验证流程；
3.有Verilog/systemVerilog的RTL经验，熟悉芯片设计的前端流程；
4.了解Perl,python,TCL脚本语言，熟悉ASIC设计验证流程；
5.熟悉GPU/CPU架构、低功耗设计方法学者优先。
芯片DFT设计工程师
工作描述:
1.参与SOC芯片完整的功能和架构定义；
2.参与芯片可测性设计与实现，包括SCAN(扫描链的插入)，MBIST(存储器内建自测试)以及AnalogMacro（模拟模块）测试部分逻辑设计等；
3.开发DFT相关的时序约束，并协助后端工程师进行时序收敛；
4.开发和验证用于生产测试的测试向量，并实现较高的测试覆盖率和成本效益；
5.协助测试工程师完成机台上所有测试向量的调试；
6.分析并提高相应的芯片测试良率。
职位要求:
1.微电子、集成电路、电子工程、自动化等相关专业硕士毕业；
2.熟悉RTL代码(Verilog/Systemverilog)的设计；
3.熟悉常用仿真工具(Verdi/Vcs/Ncsim等)的使用；
4.熟练掌握一种或多种常用脚本语言(tcsh/tcl/perl/python/Makefile)；
5.有DFT基本理论知识或DFT相关项目经验者优先。
更多职位信息请点击链接查看：
https://special.zhaopin.com/2021/sh/tszx072058/zpzw.html
来源链接：
https://special.zhaopin.com/2021/sh/tszx072058/zpzw.html
信息来源于网络，如有变更请以原发布者为准。
公司以“成为智能社会的赋能者”为使命，致力于开发云端服务器级的通用高性能计算芯片，以客户、市场为导向，瞄准以云计算、人工智能、数字化转型为代表的数据驱动技术市场，解决核心算力瓶颈问题，为全产业打造高端算力解决方案。天数智芯立足国内市场，重点打造自主可控、国际领先的通用、标准、高性能通用并行GPGPU云端计算芯片，从芯片端解决算力问题；并推出面向5G应用需求的云端推理芯片，兼容主流GPGPU生态，推进国产化生态建设。为支持我国高性能计算应用的可持续发展持续发力，以更可信、更高效、更经济的方式帮助各行业实现算力升级。
招聘职位：
软件工程师（南京）
工作内容：
在资深工程师的带领下，负责完成软件栈整体功能中不同功能的研发，包括：人工智能应用、人工智能框架、性能采样与分析、并行算法加速库、设备驱动程序、编译器以及各种SDK工具。
任职资格：
1.计算机相关或电子工程专业；
2.熟悉C/C++或Python编程，了解Shell脚本编程；
3.优秀的软件开发能力以及问题分析能力；
优秀的学习能力和强烈的学习意愿；
良好的沟通能力和团队合作精神。
具备以下一项或多项能力、有相关经验者优先：
1.熟悉操作Linux系统，有设备驱动开发经验；
2.熟悉人工智能相关算法，熟悉Tensorflow或者Pytorch等主流AI框架的应用，了解各种人工智能框架的内部实现；
3.熟悉BLAS，DNN，Sparse等算法的具体实现，具备CUDA编程基础；
4.熟悉Linux环境下的各种性能分析工具；
5.熟悉编译理论，擅长编译器开发，了解针对并行架构的编译优化；
6.有工具开发以及UI相关的实践经验，了解软件工程、开发周期等相关理念，具备系统基础架构开发维护经验。
芯片SOC集成工程师(FEINT)
工作描述:
1.参与芯片的顶层集成工作，以及芯片模块的实现规划；
2.完成芯片各模块的RTL/Netlist验收和质量检查（LINT，CDC，RDC，LEC等）；
3.为各功能模块提供最优化的SRAM配置方案（PPA）；
4.参与芯片时序约束文件（SDC）的制定、验证及验收；分析和解决实现的各阶段中的时序问题；
5.完成芯片各模块的综合实现工作（Synthesis），同设计部门/功耗部门/DFT部门/后端部门工程师合作实现性能、功耗、面积（PPA）的最优化方案；
6.参与芯片顶层和各模块的电源规划，完成电源实现约束文件（UPF）的制定及实现的验收。
职位要求：
1.电子工程、计算机工程等相关专业硕士研究生及以上学历；
2.有Verilog/system Verilog的RTL设计或验证经验，熟悉芯片设计的前端流程；
3.熟悉常用的EDA实现工具，Verdi、VCS、DesignCompiler、ICC2、Innovus、PrimeTime、PrimePower、Formality、Spyglass等；
4.具备良好的脚本能力，熟悉python、perl、tcl等；
5.具备良好的团队协作能力和沟通能力，工作积极进取；
6.熟悉CPU/GPU/DSP/PCIE/DRAM等IP优先。
芯片低功耗设计工程师
工作描述:
1.利用功耗分析工具分析芯片设计流程中的功耗预估和功耗优化；
2.在芯片各个设计阶段，配合硬件软件团队，分析典型测试用例的时间-功耗曲线，找出功耗、DIDT的峰值；
3.评估功耗分析工具的新功能，并将其开发至自动化流程中，提高功耗分析精度，运行时间等性能；
4.从功耗角度，与验证硬件架构、设计团队，后端团队/软件团队一起合作实现各种低功耗功能，检查和监视每轮回归测试的预估功耗。
职位要求:
1.电子工程、计算机工程或相关专业；
2.理解ASIC设计验证流程；
3.有Verilog/systemVerilog的RTL经验，熟悉芯片设计的前端流程；
4.了解Perl,python,TCL脚本语言，熟悉ASIC设计验证流程；
5.熟悉GPU/CPU架构、低功耗设计方法学者优先。
芯片DFT设计工程师
工作描述:
1.参与SOC芯片完整的功能和架构定义；
2.参与芯片可测性设计与实现，包括SCAN(扫描链的插入)，MBIST(存储器内建自测试)以及AnalogMacro（模拟模块）测试部分逻辑设计等；
3.开发DFT相关的时序约束，并协助后端工程师进行时序收敛；
4.开发和验证用于生产测试的测试向量，并实现较高的测试覆盖率和成本效益；
5.协助测试工程师完成机台上所有测试向量的调试；
6.分析并提高相应的芯片测试良率。
职位要求:
1.微电子、集成电路、电子工程、自动化等相关专业硕士毕业；
2.熟悉RTL代码(Verilog/Systemverilog)的设计；
3.熟悉常用仿真工具(Verdi/Vcs/Ncsim等)的使用；
4.熟练掌握一种或多种常用脚本语言(tcsh/tcl/perl/python/Makefile)；
5.有DFT基本理论知识或DFT相关项目经验者优先。
更多职位信息请点击链接查看：
https://special.zhaopin.com/2021/sh/tszx072058/zpzw.html
来源链接：
https://special.zhaopin.com/2021/sh/tszx072058/zpzw.html
信息来源于网络，如有变更请以原发布者为准。